Designing and Implementing FPGA Systems Course
מבוא מקיף לתכן ומימוש FPGA — מלוגיקה דיגיטלית ו-Verilog ועד מימוש על חומרה עם Vivado.
קורס מקיף למבוא לתכן ומימוש FPGA, המשלב יסודות תיאורטיים עם ניסיון מעשי. תלמדו את מושגי הליבה של לוגיקה דיגיטלית, ארכיטקטורת FPGA ותכנות ב-Verilog — מעקרונות תכן בסיסיים ועד יישומים אמיתיים בעזרת Vivado Design Suite. הקורס כולל 4 תרגילים מעשיים ופרויקט ALU מסכם. הקורס מתאים למי שמתחילים את דרכם ב-FPGA ומציע הדרכה מעשית (Hands-On) ליצירה ומימוש של תכני חומרה. הקורס מועבר באופן פרטי בשיתוף מרצה חיצוני — לפרטים והרשמה, צרו קשר.
מה תלמדו
- יסודות הלוגיקה הדיגיטלית, אלגברה בוליאנית ומפות קרנו
- תכנון מעגלים קומבינטוריים וסדרתיים עם שערים ו-Flip-Flops
- ארכיטקטורת FPGA וזרימת התכן (Design Flow)
- עבודה ב-Vivado Design Suite: ניהול קבצי מקור וסינתזה
- כתיבה ודיבוג של קוד Verilog למעגלים קומבינטוריים וסדרתיים
- מימוש תכן, יצירת Bitstream ובדיקה על חומרת FPGA
תוכן הקורס
מפגשי הקורס10 שיעורים
- מפגש 1 — מערכת בינארית, אלגברה בוליאנית וטבלאות אמת2:00:00כלול ברכישה
- מפגש 2 — שערים לוגיים, שערים אוניברסליים ומפות קרנו (K-Maps)2:00:00כלול ברכישה
- מפגש 3 — לוגיקה סדרתית ורכיבי Flip-Flop2:00:00כלול ברכישה
- מפגש 4 — מכונות מצבים סופיות (FSM): Mealy ו-Moore2:00:00כלול ברכישה
- מפגש 5 — ארכיטקטורת FPGA וזרימת התכן (Design Flow)2:00:00כלול ברכישה
- מפגש 6 — מבוא ל-Vivado ויסודות Verilog2:00:00כלול ברכישה
- מפגש 7 — Verilog למעגלים סדרתיים, סימולציה וסינתזה2:00:00כלול ברכישה
- מפגש 8 — מימוש, יצירת Bitstream, דיבוג ואופטימיזציה2:00:00כלול ברכישה
- מפגש 9 — פרויקט ALU (חלק א׳): תכן וכתיבת RTL2:00:00כלול ברכישה
- מפגש 10 — פרויקט ALU (חלק ב׳): אינטגרציה ומימוש על חומרה2:00:00כלול ברכישה
המרצים
צוות Embedded Academy
מהנדסי מערכות מוטמעות מנוסים מהתעשייה — אנשים שבונים מוצרים אמיתיים, לא רק מלמדים עליהם.
שאלות נפוצות
למי מיועד הקורס?
למתכנני לוגיקה דיגיטלית שמתחילים את דרכם ב-FPGA ורוצים ללמוד את מחזור התכן ואת עיקרי Vivado Design Suite. אין צורך בניסיון קודם ב-FPGA.
מה תוכלו לעשות בסיום הקורס?
ליצור פרויקט חדש ב-Vivado באמצעות ה-New Project Wizard, להכיר את זרימות התכן הנתמכות, להפיק דוח DRC לאיתור בעיות מוקדם, ולבצע סינתזה ומימוש של תכן HDL.
מה כולל הקורס?
10 מפגשים של שעתיים (כ-20 שעות), הכוללים לוגיקה דיגיטלית, Flip-Flops, מכונות מצבים (FSM), ארכיטקטורת FPGA, Verilog, סינתזה, מימוש ו-Bitstream — עם 4 תרגילים מעשיים ופרויקט ALU מסכם.
מתכונת ומועדים
שיעורים אונליין בשידור חי, בימי רביעי 19:30–21:30. לפרטי המחזור הקרוב ומועד הפתיחה — צרו קשר.
מי מעביר את הקורס?
רון אמיר — מנהל קהילת EmbeddedMaker, בוגר הנדסת חשמל ומחשבים מאוניברסיטת בן-גוריון, עם ניסיון תעשייתי עשיר. עבד באינטל בתפקידים שונים, כולל מפתח ומנהל צוותי פיתוח.